本文介绍了数字时钟的设计要求和方法，包括基本要求和扩展要求，以及设计方法和输入输出端口描述。基本要求能利用现有的硬件系统设计一个至少能显示分、秒的控制电路。分和秒均用两位数码管指示，并具有调时、复位功能。扩展要求能同时显示小时（两位数码管）并能调节小时功能；具有闹钟定时功能。
时钟信号产生电路 时钟信号产生电路是数字时钟电路的核心部分，它产生的时钟信号将用于控制数字时钟的计时功能。我们可以使用一个集成电路（例如CD4060）来产生时钟信号。时钟信号分频电路 由于时钟信号的频率太高，我们需要将其分频。我们可以使用一个集成电路（例如CD4017）来分频时钟信号。
因为秒钟与分钟技术均由六十进制递增计数器来完成，为在构成数字钟系统时使电路得到简化，图虚线框内的电路创建为子电路表示。
数字电子钟逻辑电路参考图如图3所示。参考电路简要说明 秒脉冲电路 由晶振32768Hz经14分频器分频为2Hz，再经一次分频，即得1Hz标准秒脉冲，供时钟计数器用。 单次脉冲、连续脉冲 这主要是供手动校时用。若开关K1打在单次端，要调整日、时、分、秒即可按单次脉冲进行校正。
